台积电先进制程再迎关键进展。
近日，据中国台湾地区媒体电子时报援引业界消息，台积电已完成 A16 制程的开发与验证，并计划于今年第四季度进入量产。作为台积电首个采用 " 超级供电轨 "（Super Power Rail）背面供电架构的埃米级 CMOS 平台，A16 瞄准 AI 和高性能计算等对算力、能效及供电稳定性要求极高的应用。
据悉，与上一代 N2P 制程相比，A16 在相同功耗下可实现 8% 至 10% 的性能提升，或在相同性能下将功耗降低 15% 至 20%，晶体管密度则提升 8% 至 10%。其核心优势不仅在于引入晶背供电，更在于尽可能减少对正面晶体管结构和既有设计生态的改动。
晶背供电破解先进制程 " 布线瓶颈 "
随着制程节点不断缩小，传统芯片正面需要同时承担供电和信号互连，有限的布线空间越来越难以满足高性能计算芯片的需求，线路拥塞和 IR drop（电阻压降）问题也随之加剧。
晶背供电的思路，是将电源网络从芯片正面迁移至背面，从而释放正面布线空间，让信号互连获得更多资源，同时降低供电路径的电阻和压降。但这项技术并非简单地 " 把电源搬到背面 "。晶背供电通常需要调整晶体管、标准单元乃至整个设计流程，客户也可能因此承担较高的 IP 重构和设计迁移成本。
台积电 A16 采用专用垂直背面接点（VB），将电源直接连接至晶体管的源极和漏极，使供电网络与信号网络实现分离。
更关键的是，台积电试图将对正面结构的改动控制在最低水平。据悉，A16 保留了 N2P 的栅极密度和 NanoFlex 设计弹性，在提升供电效率的同时，尽可能维持既有芯片设计生态的兼容性。
这意味着，对于已经基于台积电先进制程进行设计的客户而言，向 A16 迁移可能无需对标准单元和设计架构进行大规模重构。对于设计周期长、IP 复杂度高的 AI 加速器和高性能计算芯片而言，这一优势尤其重要。
AI 算力需求推动先进制程加速演进
A16 的推出，背后是 AI 芯片对先进制程提出的更高要求。
AI 加速器和高性能计算芯片通常集成大量计算单元，对电源完整性、信号布线和能效的要求远高于传统芯片。晶背供电能够释放正面布线资源并改善供电效率，因此被视为进一步提升 AI 芯片性能和能效的重要技术路径。
如果 A16 按照计划于今年第四季度量产，台积电将率先积累大规模晶背供电的量产经验。随着 AI 算力需求持续增长，A16 能否凭借性能、能效与设计兼容性的组合优势获得客户青睐，也将成为台积电下一阶段先进制程竞争力的重要观察点。
