当 AI 数据中心的算力扩张推动 CPO 走向量产，一个被忽视的环节正成为整条产业链的瓶颈所在——测试。
随着 AI 数据中心规模持续扩张，传统铜互连已逼近物理极限，共封装光学（CPO）被业界视为下一代 AI 基础设施的关键互连方案之一。台积电的 COUPE 平台预计 2026 年进入量产，CPO 正从实验室走向商业化。
然而，CPO 的检测与测试环节仍是一道难以逾越的门槛。行业目前缺乏统一标准，流程高度依赖人工，这使得测试成为制约 CPO 芯片大规模量产的主要瓶颈之一。TrendForce近日发布的研究对这一问题进行了系统梳理。
为什么 CPO 测试这么难？
理解这个问题，先要理解 CPO 的结构。
CPO 将光学组件集成进光子集成电路（PIC），再与电子集成电路（EIC）共封装在一颗芯片内，用光路替代电路，从而降低功耗和延迟。PIC 与 EIC 键合后的组件称为光学引擎（OE）。
传统 EIC 测试是纯电学测试，而 PIC 内部包含耦合器、调制器、光电探测器、光学滤波器、光波导等大量光学组件。测试一个 OE，需要同时具备电学、光学和光电交互三方面的专业能力，复杂度远超传统芯片测试。
PIC 测试需要测量插入损耗（IL）、偏振相关损耗（PDL）、响应度、波导传播损耗、光学串扰等参数，而这些参数目前没有统一的测试标准。
还有一个更具体的物理难题：光学探针的精准对准。
将外部光从光纤导入 OE 光波导的过程叫做光耦合。单模光纤纤芯截面积约为 78.5 平方微米，而光波导截面积仅约 0.099 平方微米——两者相差近 800 倍。没有纳米级的对准精度，耦合损耗将极为巨大。
这意味着，光纤阵列必须在距晶圆或芯片表面保持精确间距的同时，对耦合器角度进行微调，以最大化光功率传输，再依次扫描不同波长范围。这套操作目前仍依赖人工完成。
结果是：单颗 PIC 芯片的 100% 检测，平均耗时超过 100 秒。这是 CPO 芯片量产的核心卡点之一。
四个测试阶段，最关键的是哪一步？
一颗 CPO 芯片从晶圆到系统，需要经历四个测试阶段：
第一阶段：PIC 晶圆级测试（OWAT）——直流电学与光学基础测试，包括光功率、损耗、暗电流等基本光学参数测量。
第二阶段：EIC-PIC 晶圆级测试——调制功能测试（电光、光电、光光），高速测试及 S 参数测量。
第三阶段：OE 级测试——全流程校准、直流测试、高速测试、光学回路测试及 S 参数测量。这是确认 " 已知良好光学引擎 "（KGOE）的关键阶段。
第四阶段：先进封装模块级测试——全系统功能验证与光学回路测试。
四个阶段中，第一阶段 PIC 晶圆级测试最为关键。
逻辑很直接：PIC 通常采用成熟制程制造，而 EIC 则使用先进制程，成本高昂。如果能在 PIC 与 EIC 键合之前，就在晶圆阶段筛出缺陷品，就能避免将昂贵的 EIC 浪费在有问题的 PIC 上，大幅降低后续工序的损耗。
这就像流水线上的质检——越早发现问题，损失越小。
设备商格局：巨头补课，新玩家入场
CPO 测试设备市场正在加速成形，传统 ATE（自动测试设备）巨头与光学测试专业厂商之间的整合是主线。
Advantest 与 FormFactor
传统 EIC 测试市场由日本 Advantest 和美国 Teradyne 主导。CPO 测试要求同时具备 EIC 和 PIC 测试能力，两家巨头均选择与光学探针专业厂商合作来补齐短板。
Advantest 的路径是与 FormFactor 合作。2024 年 6 月，Advantest 联合 Jenoptik 和 Ayar Labs 推出 UFO 探针卡，将电学和光学探针集成在同一张卡上，实现电光同步测试。其核心创新是对准容差补偿技术——通过对光学探针输出光束进行特殊整形，即使探针定位存在轻微误差，光信号仍能进入 PIC 耦合器，大幅缩短对准时间。
2025 年 4 月，Advantest 与 FormFactor 进一步推出 V93000-Triton 光子测试系统，配备 9 轴光子对准功能和 FormFactor 的 OptoVue Pro 光学对准系统。其 CalVue 技术通过独特设计的逆向反射镜观测光纤阵列，结合自动机器视觉算法实时校准 Z 轴位移和光学定位，进一步压缩光纤对准时间。
Teradyne 与 ficonTEC
Teradyne 则通过收购和合作双管齐下。2025 年，Teradyne 收购了 Quantifi Photonics，并与德国 ficonTEC（现为中国 Robo Technik 旗下子公司）合作。
2025 年 3 月，双方联合推出业界首款高产量 300 毫米双面晶圆探针测试系统。ficonTEC 提供 WLT-D2 双面晶圆测试平台，具备 50 纳米范围的精密对准能力，可同时在晶圆顶面进行电学测试、底面进行光学测试，提升测试效率。Teradyne 则提供 UltraFLEXplus ATE 和 IG-XL 系统软件。
后续推出的 DLT-D1 是双面芯片级测试系统，最多可同时连接三个并行测试头，提升吞吐量、降低测试成本。至此，ficonTEC 形成了从晶圆级到芯片级的完整 CPO 测试产品线。
Keysight
Keysight 是测量仪器领域的全球领导者，同样提供完整的 PIC 晶圆测试方案，并与 FormFactor 集成，兼容 FormFactor 的 Velox 探针控制软件。
Keysight 的 N778x 系列偏振合成器可在不同偏振态（SOP）之间快速切换，配合 N7700100C 偏振 Lambda 扫描软件，通过矩阵方法推导 IL、PDL、TE/TM IL 等参数。这套方案无需偏振保持光纤，也无需在多个波长点手动预校正偏振，大幅提升测试效率。其 SOP 稳定技术还能将输入光的偏振态锁定在特定点，确保整个波长扫描过程中光耦合的稳定性。
Chroma
Chroma 是系统级测试（SLT）设备的全球领导者。其光电二极管老化与可靠性测试系统 Model 58604/58604-C/58606 系列，专为 3D 传感器件、激光器、光电探测器、调制器等 PIC 组件的可靠性测试而设计。Model 58606 每模块层提供 256 个 SMU 通道，最多可配置 7 层，合计 1792 个通道。Chroma 已宣布将利用其在 SLT 阶段的光学测试专长，投入 CPO 测试设备的研发。
Enlitech
2025 年 9 月，Enlitech 与 iST 合作推出 Night Jar 硅光芯片测试平台。这是一套附加式高光谱成像分析系统，可直接安装在任意品牌探针台上，适用于 WAT、CP、FT 等各测试阶段。
Night Jar 解决的是一个长期存在的行业痛点：此前，光波导中的漏光位置只能通过反射光粗略估计，只能获得总体或平均光损耗值。Night Jar 能够精确定位漏光位置，并测量特定波导段或光学组件的量化 IL 值，支持晶圆级光损耗映射，帮助研发人员更快速准确地识别缺陷，最终提升生产良率。
市场机会窗口正在打开
芯片设计日趋复杂，SoC 测试难度持续上升，单颗芯片所需的测试站数量和总测试时间不断增加，测试设备在半导体设备资本开支中的占比随之提升。随着 CPO 芯片被纳入产品组合，这一占比预计将进一步走高。
CPO 测试设备市场正在成形。从设备商格局来看，传统自动测试设备巨头 Advantest 和 Teradyne 正通过并购与合作快速补齐光学能力，Keysight、Chroma、Enlitech 等则在各自细分领域占据位置。整个供应链从光学探针、计量仪器到自动测试设备，正在围绕 CPO 测试需求重新组织。
