2026 年 8 月 31 日，由上海交通大学计算机学院并行与分布式系统研究所（IPADS）团队主导推进的 SPMP（特权态物理内存保护）指令集标准，正式通过 RISC-V 国际基金会董事会审议，获批合入 RISC-V 指令集架构（ISA）标准。这是 RISC-V 国际基金会自 2015 年成立以来，首个由中国本土团队从零起步、自主发起并完整主导的 ISA 标准特性。
谁掌握 ISA 的定义权，谁就掌握整个芯片生态的入口
ISA 是处理器与软件之间的接口规范：它定义了芯片能够执行哪些指令、如何访问内存、如何进行安全隔离等最基础的行为。简言之，操作系统、编译器、应用程序都建立在 ISA 之上，芯片设计厂商也必须按照 ISA 的规范来设计处理器。谁掌握了 ISA 的定义权，谁就掌握了整个芯片生态的入口。
过去几十年，主流 ISA（如 x86、ARM）均由国外企业主导。x86 由英特尔定义，ARM 由 ARM 公司定义。这意味着，无论是芯片设计还是软件开发，都必须围绕这些既有的规范来进行，中国产业界和学术界长期处于 " 使用标准 " 而非 " 定义标准 " 的位置。
RISC-V 作为一种开源、开放的新兴 ISA，为全球芯片产业提供了不同于 x86 和 ARM 的第三条道路。它允许任何机构参与标准制定，这为中国在最底层规范上争取话语权提供了难得的历史机遇。
然而，过去 RISC-V 的所有核心标准几乎均由海外机构主导。以 2026 年为例，除 SPMP 外，其余获批的 ISA 扩展均来自海外团队（Sifive、Meta、高通等）。中国在 ISA 标准制定这一顶层领域仍属空白。
SPMP 指令集标准的正式合入，一举打破了这一格局。
这意味着，今后全球任何一家厂商在设计 RISC-V 芯片时，都可以选择遵循由中国团队主导制定的安全隔离规范。这标志着中国在国际芯片核心标准的话语权上实现了历史性跨越：从被动接受规则，到主动参与制定规则。
七年攻关，中国方案被推向国际标准化终点
这一成果并非一蹴而就。
2019 年 9 月 23 日，上海交大 IPADS 团队在陈海波教授带领下，向 RISC-V 社区提交了 SPMP 的架构设计初稿。此后近七年，团队全程牵头，经历了多轮严格的技术审查、方案修订和社区讨论，包括应对复杂的国际形势变化。
最终，历时近 2500 多个日夜的长跑，IPADS 团队最终将这一来自中国的核心指令集架构设计，成功推向国际标准化终点。
在传统通用处理器中，操作系统依赖于页表机制来管理内存，确保不同应用之间的安全隔离。但是，在这一过程中，每次处理一项任务都需要多次的内存访问，带来的高延迟，难以保证实时性，同时页表硬件和缓存也消耗较大的面积与功耗。在 AI 芯片、车载芯片、智能终端、工业控制器等场景中，这一庞大的多级索引系统，不仅没有必要，而且也会影响效率。
SPMP 的做法完全不同。处理器访问内存时，只需一次检查寄存器即可当场决策，无需任何多级地址转换和内存查询，从而在极小的硬件面积和功耗下实现灵活的安全隔离。这项设计恰好弥补了 RISC-V 在终端侧 " 高安全、轻量级 " 场景下的短板，为人工智能、自动驾驶、工业物联网、智能穿戴等对功耗和面积敏感的设备提供了可靠的安全底座。
SPMP 的技术价值在国际社区中获得了高度认可：入选 RISC-V 国际基金会 2021 年度安全亮点特性；被 Linux 基金会列为 2023 年度四大 RISC-V 安全进展，也是当年我国唯一入选项目。在芯片应用方面，已在香山（中科院开源高性能 RISC-V 处理器）、芯来（国产 RISC-V IP 厂商）等国产芯片上获得部署与应用。
从 2019 到 2026，从提出概念到成为全球标准，上海交大 IPADS 团队用近七年的创新与坚守，在 RISC-V ISA 演进史中写上了第一笔来自中国的贡献。
这是中国机构首次从零起步、自主发起并完整主导 RISC-V 扩展标准的制定，意义积极而深远——不仅显著完善了 RISC-V 安全体系架构，也为国内机构深入参与国际标准制定树立了鲜活范例与宝贵信心。
