Lee 在当地时间 23 日出席了美国斯坦福大学举行的半导体会议 Hot Chips 2026，并发表了题为 "HBM 的高科技封装 " 演讲。他表示，在人工智能半导体时代，为了确保竞争力，不仅 HBM 本身的性能需要优化，GPU、封装和代工工艺也必须进行优化。
目前，SK 海力士的 HBM 采用三维堆叠式设计，通过硅通孔将多个核心芯片连接到一个基底芯片上。HBM 目前最高可达 16 层堆叠。封装技术则采用了 MR+MUF（回流焊 + 注塑底部填充）。
相比于 TC+NCF（热压 + 非导电薄膜），MR+MUF 生产效率更高，热阻更低，但更容易发生芯片翘曲，并且存在间隙填充方面的不足。但 SK 海力士结合了翘曲控制和精细间距集成及窄间隙填充新技术，成功提高了现有 HBM 的性能。
SK 海力士还在开发混合键合封装技术，以实现超越 16 层堆叠的 20 层或更多层的目标。该技术可在相同高度下将核心芯片厚度增加高达 24%，并通过消除现有微凸点并直接连接芯片，将凸点间距缩小至 18 微米以下。此外，该技术有望通过更高效的散热来减少发热问题。
携手优化的时代
与现有存储器不同，HBM 在人工智能半导体中首先被组装到中介层上。Lee 指出，过去存储器是在系统组装的最后阶段安装的，但在人工智能时代截然不同，这要求 HBM 的可靠性更加重要。
他补充称，HBM 必须承受后续工艺中产生的热量和机械应力，因此与客户进行联合开发至关重要。这也意味着，内存厂商、GPU 设计商、代工厂和封装厂商必须从一开始就进行协同设计。
SK 海力士还在会上发布了一项用于冷却 HBM 内部特定区域 " 热点 " 的技术。Lee 表示，HBM 的输入 / 输出速度越快，热量就越集中在某些区域。正在开发的 iHBM 技术通过添加耐高温导热材料，只对热量集中的区域进行集中冷却，而非对整个 HBM 进行冷却。
他还指出，HBM 的带宽和容量未来将继续增长，但发热、功耗和封装将成为更大的挑战，这要求客户、代工厂和封装公司必须携手优化。
